Author:
Reading time: 2 minutes
Xilinx komt software- en systeem-engineers tegemoet in een nieuw initiatief om zijn programmeerbare logica voor hen toegankelijk te maken. Het bedrijf zegt onder meer toe om serieus werk te maken van OpenCL voor zijn FPGA‘s en FPGA/processor-hybrides (Zynq), alhoewel het geen tijdlijn voor deze ondersteuning geeft. Aartsconcurrent Altera zet juist vanaf het begin in op OpenCL om zijn systemen te ontsluiten voor de softwareprogrammeur. Software geschreven volgens dit programmeermodel zou in principe ook op een GPU of andere rekenversneller uitgevoerd kunnen worden.
Xilinx zegt op het moment met enkele selecte klanten te werken aan een nieuwe Ecplipse-gebaseerde parallelle programmeeromgeving voor heterogene systemen. De tool moet systeemverificatie en debugging gaan ondersteunen. C- en C++-code en OpenCL-gebaseerde programma‘s moeten automatische vertaald kunnen worden naar een FPGA-implementatie, zonder dat de programmeur zich met RTL hoeft te bemoeien. Het systeem wordt verder voorzien van marktspecifieke bibliotheken.
Xilinx schaart ook reeds behaalde successen onder het initiatief. Het bedrijf heeft al sinds vorig jaar zijn AutoESL-tooling op de markt waarmee blokken C-, C++- en SytemC-code zijn om te zetten in een FPGA-implementatie. De onlangs vrijgegeven IP Integrator kan deze gegenereerde blokken en IP van anderen met elkaar te integreren.
Verder heeft Xilinx samengewerkt met Mathworks en National Instruments om de modellen en programmatuur in hun hoogniveau ontwerpomgevingen efficiënt af te beelden op zijn devices. In de laatste Matlab-release is een workflow opgenomen om Matlab- en Simulink-modellen efficiënt te partitioneren, te compileren en te debuggen op een Zynq-target. NI‘s Labview en Rio-systemen abstraheren alle hardware en boilerplate voor de onderliggende hardwares, waartoe Xilinx‘ devices behoren.
