Xilinx richt blik op coarse-grain programmeerbare logica

Op de Hot Chips-conferentie in Californië heeft Xilinx zijn nieuwe architectuur uit de doeken gedaan waarmee het de [strijd om sockets] aan wil gaan in opkomende rekenintensieve markten zoals machine learning en 5g. De troef in dit Adaptive Compute Acceleration Platform (acap) is een op zichzelf staande vector-processorcore, programmeerbaar in software en met eigen geheugen en io-functionaliteit. Xilinx wil tientallen tot honderden van deze cores combineren met de traditionele mix van fpga-logica, cpu-cores, dsp-blokken en io-bouwstenen.

De nieuwe cores zijn programmeerbaar in C/C++ en moeten grote hoeveelheden data kunnen verstouwen voor verschillende soorten werklasten. Doordat de cores direct met het werkgeheugen en hun directe buren kunnen communiceren, vormen ze een eigen subsysteem dat min of meer onafhankelijk opereert.

Het bedrijf claimt met de architectuur een performanceverbetering van vier keer voor 5g-taken en zelfs twintig keer voor machine learning (inference) ten opzichte van zijn reguliere fpga’s. Tegelijkertijd zou het energieverbruik veertig procent lager liggen. Xilinx voorziet de eerste tapeout van een acap-soc op 7 nanometer, genaamd Everest, later dit jaar.