Author:
Reading time: 3 minutes
In de volgende generatie van Xilinx‘ FPGA‘s vervalt het architecturale onderscheid tussen de high-end Virtex- en de low-end Spartan-modellen. Het bedrijft zal wel verschillende lijnen blijven hanteren met ’onder de motorkap‘ afwijkende architecturen, maar blokken worden op dezelfde manier geïmplementeerd in alle producten. Een design voor het ene model hoeft daardoor niet opnieuw geoptimaliseerd te worden voor het andere model. De architectuur is gebaseerd op Virtex 6 Asmbl. Details over productfamilies wil Xilinx nog niet vrijgeven. De eerste modellen worden eind dit jaar op de markt verwacht.
Daarnaast zet het bedrijf met de nieuwe generatie zwaar in op energiebesparing. ’Tien jaar geleden lette niemand echt op stroomverbruik, maar vandaag de dag is het voor sommige klanten belangrijker geworden dan de prestaties‘, zegt Giles Peckham, marketingmanager bij Xilinx. Het bedrijf claimt een reductie met de helft in statische stroomverbruik, zeg maar het basisverbruik van het circuit als het geen werk doet. Daarnaast moet de tooling nog een reductie van twintig procent opleveren.
De grootste besparing komt door de stap naar 28 nanometer. Xilinx laat zijn nieuwe generatie FPGA‘s bij Samsung en voor het eerst ook bij TSMC maken volgens een hoge-k-metalen-gaterecept. Het 32-nanometerknooppunt wordt overgeslagen. ’28 nanometer was op tijd beschikbaar dus hebben we daarvoor gekozen‘, legt Peckham uit. Eerder deze maand maakt de grote concurrent Altera ook al bekend in te zetten op 28 nanometer voor zijn volgende generatie, maar noemt geen tijdlijn.
Xilinx heeft daarbij gekozen het procedé te optimaliseren voor stroombesparing. Netto levert dat hogere prestaties op, zegt Peckham: ’Je kunt energieverbruik uitruilen tegen prestaties. Door een beetje op het gebied van prestaties in te leveren, krijg je een drastische energiebesparing. Als we voor hoge prestaties hadden gekozen, zou het statische-energieverbruik met 50 procent toenemen en zou de kloksnelheid weer omlaag moeten om binnen het stroombudget te blijven.‘ Xilinx stemt ook al enkele generaties de dikte van het oxidelaagje in de transistoren af op hun functie: de exemplaren waar snelheid vereist is, krijgen een dunne laag die relatief veel stroom lekt, de tragere varianten worden voorzien van een dikkere laag. Daarnaast kunnen de tools overweg met clock gating, waarbij een gedeelte van het circuit wordt stilgelegd zodat er alleen statisch verbruik is.
Een andere troef in energiebesparing voor zowel Altera als Xilinx is het tot wasdom komen van partiële herconfiguratie. De tools en architectuur maken het steeds makkelijker om snel een programma te laden in een deel van FPGA terwijl de andere programma‘s doordraaien. Als de verschillende taken niet tegelijkertijd uitgevoerd hoeven te worden, kunnen ze dus om de beurt geladen worden. Het gevolg is dat een kleinere FPGA afdoende is.
Xilinx heeft ook voor het eerst openlijk gesproken over de samenwerking met Arm, die in oktober werd aangekondigd. De bedrijven gaan samen een op Amba gebaseerde bus ontwikkelen waarmee IP-blokken in een FPGA op een gestandaardiseerde manier met elkaar kunnen communiceren. Dat moet hergebruik eenvoudiger maken. Deze bus is echter slechts deel van de samenwerking, zegt Peckham. Andere aankondigingen zullen later nog volgen.
Met de nieuwe generatie is het voor het eerst dat Xilinx ook TSMC in de arm neemt voor zijn productie. Samsung was al wel eerder partner. Van oudsher heeft de fabless ontwerper echter nauwe banden met UMC, die nu op een zijspoor wordt gezet. Blijkbaar kan deze foundry niet goed genoeg meekomen in de krimprace. ’We hebben goed gekeken naar wat de verschillende foundry‘s te bieden hadden en zijn bij TSMC uitgekomen. We blijven UMC gebruiken voor 60 en 40 nanometer‘, verklaart Peckham. Hij voegt eraan toe dat alle opties bij volgende generaties weer open zijn.
