Xilinx giet math.h in FPGA

Xilinx breidt zijn Vivado Design Suite uit met een flinke dosis bibliotheken voor het ontwerpen van systemen in C/C++ en met een nieuw IP-centrische ontwerpomgeving. Vivado is de ontwerptooling voor de programmeerbare logica van het bedrijf, zowel de FPGA‘s als de processorcentrische Zynq-systemen. De tool biedt alle opties voor het werken met RTL, maar ook de mogelijkheid om codeblokken vanuit C of C++ te vertalen in een hardwarebeschrijving voor de FPGA-logica.

Voor de C/C++-programmeur heeft Xilinx in de nieuwe versie ondersteuning toegevoegd voor de floating-point-bewerkingen uit math.h. Daarnaast is de suite uitgebreid met functies voor realtime videoverwerking gebaseerd op OpenCV. Deze is bedoeld om op een processor te draaien, met ondersteuning van de programmeerbare hardware voor het zware rekenwerk.

De nieuwe IP Integrator, een early access-release, is bedoeld om de RTL en IP van Xilinx, derden en van C/C++-ontwerpen grafisch en interactief met elkaar te integreren. De tool baseert zich op industriestandaards zoals Arms Axi-interconnect en IP-XAct-metadata voor IP-paketten. De tool heeft kennis over het doelplatform en kan automatisch de benodigde boilerplate en lijmcomponenten genereren.