VHDL-ontwikkelaar Sigasi haalt geld op

Sigasi, de Gentse start-up die een ontwikkelomgeving voor VHDL bouwt, heeft zijn eerste kapitaalronde afgerond. Volgens CEO en medeoprichter Philippe Faes ligt het opgehaalde bedrag in de ordegrootte van een ton. Het geld komt van een IWT-subsidie, business angels, het venture-kapitaalfonds van de Universiteit Gent en eigen inleg. Sigasi wil het bedrag gebruiken om de ontwikkeling te versnellen en om de verkoopactiviteiten uit te bouwen.

Sigasi werd in 2008 opgericht door promovendi Faes en Hendrik Eeckhaut. Het bedrijf wil geavanceerde ontwikkeltechnieken uit de softwarewereld naar hardware-engineering brengen. Dat doen ze via een plug-in voor de Eclipse-ontwikkelomgeving, waardoor dat pakket VHDL aankan. Sinds begin dit jaar biedt Sigasi zijn software commercieel aan en volgens Faes is er een goede belangstelling: ’We hebben betalende klanten over de hele wereld, voornamelijk in de VS en Europa. Die zitten in de ruimtevaart, automotive, consumentenelektronica en defensie.‘

Met het bedrag kan Sigasi voor het eerst personeel inhuren. ’Afgelopen week hebben we twee extra mensen aangeworven‘, vertelt Faes. ’Daarnaast werken we met een aantal externe freelancers.‘ Dit personeel gaat zich bezighouden met het verbeteren van de software. Voorlopig ligt de focus nog niet op Verilog-ondersteuning, laat Faes weten: ’We maken liever een product dat meer af is voor VHDL, dan twee halve producten.‘