Target maakt stap naar ontwerp heterogene multicore Socs

Target Compiler Technologies uit Leuven heeft een nieuwe toolsuite aangekondigd voor het ontwerp van heterogene multicore systeemchips. MP Designer ondersteunt de belangrijkste taken, zoals het parallelliseren van sequentiële C-code en het genereren van een communicatiestructuur tussen de verschillende kernen in Soc-platforms. Bij de ontwikkeling van het gereedschap heeft Target onder meer nauw samengewerkt met NXP. Een preproductieversie presenteert de Imec-spin-off komende week op de Design Automation Conference in San Diego; de eerste commerciële release staat gepland voor begin 2012. Deze eerste editie is gericht op bestaande gebruikers van Targets IP Designer-toolsuite.

MP Designer volgt het principe van gebruikersgeleide parallellisatie zoals ook het OpenMP-programmeermodel hanteert. Het verschil is dat de gepatenteerde technologie uit Leuven ook heterogene multicore Socs ondersteunt met punt-tot-puntcommunicatiekanalen, zodat efficiënte gedistribueerde geheugenarchitecturen mogelijk worden. Targets gereedschap gebruikt dataflowanalysetechnieken om de correctheid van de gekozen parallellisatie te controleren, waarbij de parallellisatiekernel werkt als een source-naar-sourcetransformatietool voor C. MP Designer produceert grafische feedback over parallellisatiekeuzes in de vorm van taakgrafen. Ook voegt het automatisch alle vereiste code toe voor interprocessorcommunicatie en synchronisatie tussen de taken die draaien op de verschillende kernen. Indien nodig kan het ook RTL en simulatiemodellen genereren van een tussenliggende communicatiestructuur.

’Met deze nieuwe tool kostte het ons slechts een paar dagen om een singlecore-implementatie van ons softwaregedefinieerd digitaal FM-demodulatorsysteem op onze basisbandsignaalverwerkingskern Coolflux BSP te transformeren in een energiezuiniger systeem met drie kernen‘, vertelt Johan Van Ginderdeuren van NXP. ’Daarnaast heeft MP Designer bewezen ons Coolflux-gebaseerde multicore Sea-of-DSP-communicatieraamwerk te kunnen benutten. We hebben de cycle count met een factor 2,9 opgekrikt vergeleken met een singlecore-implementatie en een versnelling van 21 procent gehaald in vergelijking met een bestaande geparallelliseerde implementatie met drie kernen. Het resultaat van de transformatie met MP Designer maakt een agressieve downscaling mogelijk van voltage en frequentie, zodat we het vermogen nog verder kunnen terugbrengen.‘