Quartus II schaaft een vijfde van compilatietijd af

FPGA-maker Altera heeft zijn Quartus II-ontwerpsoftware voor FPGA‘s, CPLD‘s en Asics geüpgraded naar versie 9.1 met een feature om kleine wijzigingen snel te hercompileren, wat de totale compilatietijd met wel 20 procent kan inkorten. Ook ondersteunt versie 9.1 Altera‘s nieuwe Cyclone IV-FPGA‘s. In eerste instantie gaat het om de drie kleinste GX-devices, maar met servicepakket 1 zal de gehele Cyclone IV-lijn worden ondersteund. Quartus II biedt met versie 9.1 ook ondersteuning voor de Stratix IV E EP4SE820.

Verdere verbeteringen zijn een uitbreiding van de SSN Analyzer Tool met ondersteuning voor de Arria II GX- en Stratix IV GX-FPGA‘s, drie nieuwe geheugencontroller-IP-blokken voor RLDRam II, QDRII/II+ en DDR1/2/3, en initiële ondersteuning voor VHDL 2008. Verder is de E-variant van de Nios II-processor nu zonder licentiekosten verkrijgbaar en introduceert Altera Nios II-buildgereedschappen voor Eclipse.