Tools&Toys

Lattice updatet ISPLever

Koen Vervloesem
Leestijd: 1 minuut

Lattice introduceert versie 7.1 van zijn FPGA-ontwerpsuite ISPLever. Een nieuwe functie is de FPGA Simultaneous Switching Output Analyzer, die FPGA-ontwerpers toelaat om actief de plaatsing van de I/O-pinnen en de schakelkarakteristieken te analyseren en te optimaliseren om de ruis te verminderen. De compilatietijden van FPGA-ontwerpen zijn volgens Lattice ook substantieel verminderd. Synplicity‘s Synplify Pro en Aldecs Active-HDL Lattice Edition zijn in deze versie ook onderdelen van de ISPLever FPGA-ontwerpflow en de ontwerpsuite ondersteunt nu ook Windows Vista.

This article is exclusively available to premium members of Bits&Chips. Already a premium member? Please log in. Not yet a premium member? Become one and enjoy all the benefits.

Login

Related content