Warning: Undefined array key "bio" in /home/techwatch/domains/test.bits-chips.nl/public_html/wp-content/plugins/wpcodebox2/src/Runner/QueryRunner.php(126) : eval()'d code on line 13
Author:
Reading time: 4 minutes
Zullen we in de toekomst alleen nog 3D-chips produceren? Of zal 3D beperkt blijven tot enkele nichetoepassingen? En hoe ver kunnen we gaan met 3D? Stapelen we gewoon 2D-ontwerpen op elkaar of kunnen we specifieke, slimmere 3D-chips ontwerpen?
Er is op dit moment zeer veel aandacht voor 3D-chipontwikkeling. Iedere chipproducent denkt aan 3D en iedere week is er wel ergens een 3D-conferentie. Maar er zijn ook nog veel vragen en er liggen nog veel opties open. De eerste 3D-chips zijn al op de markt: de meeste flashgeheugenkaarten gebruiken bijvoorbeeld gestapelde chips wat het aantal geheugencellen per verpakking drastisch kan verhogen. 3D wordt dus al gebruikt om het schalingsverhaal verder te zetten. Daar waar het 2D-schalen tegen steeds meer technologische uitdagingen aankijkt, lijkt het alsof we met 3D het Moore-momentum kunnen vasthouden. Bovendien biedt 3D een aantal interessante nieuwe ontwerpmogelijkheden.
Als we het over 3D hebben, praten we eigenlijk over een drietal basisopties. Een eerste mogelijkheid is om standaard 2D-chips te gebruiken. Die kun je tijdens het verpakken op elkaar stapelen en buitenom verbinden. Er verandert dus niets aan het ontwerp van de chip en aan de productie in de foundry, enkel de verpakkingsmethode verschilt. Een eenvoudige toepassing is het stapelen van flashgeheugenchips tot een verpakking van bijvoorbeeld 8 Gbyte. Maar ook een stapel met een logische chip waarboven een of meerdere geheugenchips worden geplaatst. Of een stapel van een sensor, een logische chip en een geheugen.
Een tweede techniek bestaat erin dat je koperen nagels (via‘s) in het silicium maakt. Je verdunt de siliciumlaag totdat de nagels eraan de onderkant doorkomen en kleeft de siliciumlagen op elkaar waardoor nagels aan de onderkant van de ene chip contact maken met de bovenkant van de volgende chip. Zo krijg je rechtstreekse verbindingen tussen de chips. Met deze techniek zijn veel meer, en veel kortere, verbindingen mogelijk dan bij de eerste techniek. Je moet dan natuurlijk wel een specifiek chipontwerp maken dat de componenten optimaal over de lagen verdeelt. Ook het productieproces wijzigt grondig in vergelijking met het maken van 2D-chips. Eerst moet je de transistoren zo in het silicium plaatsen dat er plaats is voor de via‘s. Daarna moet je de via‘s maken en vullen in de foundry. En ten slotte verdunt het verpakkingshuis de chips en plaatst het ze zeer precies op elkaar. Aan deze techniek wordt nu gewerkt in onderzoekscentra en bij producenten. Dit type chips komt er dus zeker aan. En er is nog een ruime schalingsmarge. We kunnen weer een tijd doorgaan met het maken van dunnere chips, smallere via‘s en betere ontwerpen.
Als we ten slotte 3D extreem doordenken, dan komen we uit bij een foundry-only techniek waarbij we de chips zelf in 3D bouwen. Het idee is om op een drager extreem dunne siliciumlaagjes te groeien waarin de transistoren worden gediffundeerd, die te bedekken met een interconnectielaag waarna er opnieuw ruimte is voor een siliciumlaag. De interconnectielagen maken via zeer fijne 3D-verbindingsnagels door het gegroeide silicium contact met de andere interconnectielagen. Doordat de verbindingsnagels zo fijn zijn, zijn er extreem veel en extreem korte 3D-verbindingen mogelijk, zelfs tot op het niveau van de transistor. Zo zou je bijvoorbeeld een laag met enkel p-transistoren en een laag met enkel n-transistoren kunnen maken. De ontwerpfase is hier allesbepalend. De productietechniek is volledig nieuw en zit nog volledig in de onderzoeksfase. We weten gewoonweg nog niet of dit voordelen zal opleveren en of dergelijke chips praktisch en economisch produceerbaar zijn.
Naast de technologische opties voor 3D is er ook de vraag naar het waarom van 3D. Hier zie ik verschillende mogelijkheden die elkaar versterken. Ten eerste is er de reële mogelijkheid om het Moore-momentum nog een hele tijd verder te zetten. Al bij de eerste 3D-chips zien we dat we kleiner en goedkoper kunnen. En dan staan we nog maar aan het begin van de ontwikkelingen. Er opent zich een nieuw schalingslandschap.
Als we specifieke 3D-ontwerpen maken, kunnen we oplossingen realiseren die in 2D problematisch of zelfs onmogelijk zijn. Bij de huidige generatie chips bijvoorbeeld moeten we noodgedwongen geheugencellen naast de logische circuits plaatsen. Dit omdat de snelle processoren van vandaag niet efficiënt genoeg kunnen werken met off-chip geheugens. Het is echter moeilijk om geheugen en logica efficiënt te produceren in één proces. Een 3D-ontwerp kan dit dilemma oplossen. Je kunt een 3D-chip ontwerpen waarin je een logische laag verbindt met een L1/L2-cachegeheugenlaag. Door de 3D-verbindingen zo kort mogelijk te houden, wordt het geheel zelfs efficiënter.
Ten slotte kunnen we 3D ook gebruiken voor heterogene integratie waarbij we gespecialiseerde lagen gaan stapelen, bijvoorbeeld logica, geheugen, Mems, RF of bioactieve substraten. Zo kun je de autonome, ingebedde microprocessoren bouwen die geschikt zijn voor kledij of medische toepassingen.
