Tools&Toys

FPGA slaat brug tussen PCI Express en legacy bus

Pieter Edelman
Leestijd: 1 minuut

Lattice Semiconductor heeft een FPGA-gebaseerde oplossing op de markt voor verbinden van PCI Express-applicaties met een legacy hostbus, genaamd PCI Express Root Complex Lite. De oplossing is gebaseerd op de LatticeECP3- en LatticeECP2M-FPGA-families. Ontwikkelaars kunnen de brugfuncties naar de host-CPU in deze goedkope FPGA‘s zetten. Met het platform kunnen meerdere bruggen in een enkele FPGA worden gezet, zegt Lattice.

De PCI Express RC Lite-IP-core biedt een X1- of X4-root-complex-oplossing voor de elektrische Serdes-interface, fysieke en datalinklaag en een minimum transactielaag in de PCI Express-protocolstack.  De X1-IP-core vereist zo‘n 4500 Luts in 16 bit-modus. Voor de X4-core zijn rond de 10.500 Luts nodig in 64 bit-modus.

Voor ontwikkeling kan Lattice‘s IPExpress-tool worden gebruikt. Deze standaard feature van het Lattice Diamond-pakket staat IP-parameterisatie toe en biedt timing-analyse op de desktop van de ontwerper. Daardoor kunnen gebruikers de IP-bibliotheken aan hun eigen eisen aanpassen.

This article is exclusively available to premium members of Bits&Chips. Already a premium member? Please log in. Not yet a premium member? Become one and enjoy all the benefits.

Login

Related content