Analyse

EUV-project móet slagen

Paul van Gerven
Leestijd: 4 minuten

De kans dat EUV-lithografie nog wat vertraging oploopt, is niet ondenkbeeldig, maar je moet het niet overdrijven.

’Intel: EUV laat voor 10-nanometerknooppunt.‘ Zomaar een kop die vanaf SPIE Advanced Lithography, dit jaar gehouden van 27 februari tot en met 3 maart in San Jose, de wereld in werd geslingerd. Met een programma van vijf dagen, meer dan 550 presentaties en Imec-topman Luc Van den hove en TSMC-technologiebaas Shang-Yi Chiang als keynotesprekers was de conferentie toonaangevend als altijd, maar ook dit jaar slaagde zij er niet in alle twijfels over de gedoodverfde opvolger van immersielithografie weg te nemen. Er blijven gelovers en sceptici, die elk hun eigen draai geven aan dezelfde ’feiten‘.

De mededeling van Intel is zo‘n feit. Inderdaad vertelde Intel-fellow Sam Sivakumar op een inleidende bijeenkomst dat EUV voor zijn bedrijf zich niet snel genoeg lijkt te ontwikkelen om een optie te zijn voor 14-nanometerproductie en zelfs voor 10-nanometerchips aan de late kant komt. Zoiets is koren op de molen van de sceptici, die niet zullen nalaten te wijzen op hoeveel knooppunten EUV inmiddels wel niet is uitgesteld: vanaf 65 nanometer. Dreigend wordt het helemaal als wordt gesteld dat onder de 10 nanometer CMos-schaling misschien wel aan haar einde komt. Gaat zo‘n peperdure EUV-scanner dan maar één generatie mee?

This article is exclusively available to premium members of Bits&Chips. Already a premium member? Please log in. Not yet a premium member? Become one and enjoy all the benefits.

Login

Related content