Warning: Undefined array key "bio" in /home/techwatch/domains/test.bits-chips.nl/public_html/wp-content/plugins/wpcodebox2/src/Runner/QueryRunner.php(126) : eval()'d code on line 13
Author:
Reading time: 7 minutes
Nog altijd mist twee derde van de systeemontwerpen de deadline. Leveranciers van electronic system level (ESL)-designgereedschap beloven met hun tools de grootste struikelblokken op te lossen. De abstracte ontwerpaanpak is echter verre van gemeengoed. EDA-specialist Mentor Graphics probeerde via een Europese enquête inzicht te krijgen in de ESL-trends. Vooral voor beeldverwerking en draadloze communicatie moet RTL binnenkort op de schop. In de elektronica-industrie leunen ontwerpers steeds meer op het hergebruik van IP en op platformgebaseerde designs. Toch schat marktonderzoeker Gartner Dataquest dat ontwikkelaars in de volgende generatie designs nog altijd 30 procent van de poorten moeten specificeren en verifiëren. Dat betekent zo‘n vijftien miljoen aansluitingen in een 90 nm ASIC-design met 50 miljoen poorten. Het is een crime om al deze gates handmatig te programmeren met register transfer level (RTL)-methodes. De kans is groot dat het uiteindelijke resultaat niet eens aan de verwachtingen voldoet, slechts suboptimaal is en functionele fouten bevat. Designers wachten daarom met spanning op tools en technologieën die de productiviteit verhogen, de gecompliceerdheid verminderen en de ontwikkeltijd beperken.
Leveranciers van electronic design automation (EDA)-gereedschap doen hun uiterste best om aan deze vraag te voldoen. Er zijn al een aantal tools op de markt die werken op basis van electronic system level (ESL)-design. ESL belooft de grootste problemen te tackelen, maar het concept is nog verre van gemeengoed. ’Zoals zo vaak in de elektronicawereld duurt het even voordat nieuwe ontwerpmethodes ingeburgerd raken‘, zegt Shawn McCloud van EDA-specialist Mentor Graphics. ’Engineers gebruiken ze pas als de designproblemen zich zo hoog opstapelen dat de oude aanpak echt niet meer werkt.‘ De adoptie van ESL is vergelijkbaar met die van RTL zo‘n tien tot vijftien jaar geleden. Ook toen noopten de groeiende complexiteit en de strenge eisen aan time-to-market ontwikkelaars om over te stappen naar een hoger designniveau.
Er is nog een ander probleem, benadrukt McCloud. ’ESL is een breed begrip. Veel elektronicaprofessionals weten niet precies wat het inhoudt en hoe het hen kan helpen.‘ Om het beeld en de adoptietrends van de ontwerpaanpak te onderzoeken, ondervroeg Mentor Graphics de Europese elektronicaspecialisten. Ruim 1200 hardware- en software-engineers, CAD-experts en technische managers vulden de vragenlijst in. Zo‘n zestig daarvan kwamen uit de Benelux.
Zwartepiet
Uit het Mentor-onderzoek blijkt dat nog altijd twee derde van de systeemontwerpen te laat klaar is. Ongeveer 44 procent van de projecten is meer dan een maand over tijd. Bijna een op de vijf is zelfs pas na meer dan vier maanden afgerond. In veel markten, vooral consumentenelektronica, luistert de productintroductie erg nauw. Een paar maanden te laat kan al het verschil betekenen tussen een hit en een middelmatige marktpositie. Het feit dat zoveel projecten niet volgens planning verlopen, is een teken aan de wand. McCloud: ’Designers hebben blijkbaar betere tools nodig.‘
Overigens geldt ondermaats gereedschap niet als belangrijkste reden van de vertragingen. Opvallend genoeg wijdt bijna 30 procent het missen van de deadline aan slecht projectmanagement. Het is niet zo dat de engineers hun managers de zwartepiet toespelen, ook de leidinggevenden zelf zoeken de fout bij het management.
Functionele fouten is de tweede reden die roet in het eten gooit. Vooral verificatie-engineers noemen dit als struikelblok. ’Het is verrassend dat functionele fouten op de tweede plaats komen‘, zegt McCloud. ’In eerdere marktstudies stond het steevast bovenaan de lijst met hindernissen.‘
Early adopters
Gevraagd naar de ontwerptaken die voor verbetering vatbaar zijn, leggen de elektronici de nadruk niet op de ontwikkeling en productie. Simulatie en verificatie zijn veel belangrijker. Simulatiesnelheid, hardware/software-coverificatie en betere analyse van de systeemprestaties vragen volgens de geënquêteerden het eerst om een update. Enkele EDA-leveranciers hebben al ESL-producten gelanceerd die deze problemen moeten aanpakken. De pakketten zijn echter nog niet aangeslagen.
McCloud ziet drie verklaringen van deze discrepantie. ’Het zou kunnen dat de markt niet op de hoogte is van de beschikbare producten. Dit lijkt me echter sterk. Er is de laatste tijd veel media-aandacht voor de lanceringen geweest. Het kan ook door de timing komen. Misschien zorgt de complexiteit er nu pas voor dat de ontwerpers op zoek gaan naar alternatieve methodes. Een derde optie is dat de ondervraagden de beschikbare oplossingen niet toereikend vinden en ruimte voor verbetering zien.‘
Bijna een kwart van de ondervraagden heeft ESL al in een of andere vorm geïmplementeerd. In de Benelux ligt dat percentage zelfs op 35 procent. Philips geldt hier als een grote voortrekker. Van deze groep early adopters ziet liefst 87 procent een acceptabele of hoge return on investment. Een belangrijke statistiek, meent McCloud, omdat het aantoont dat de aanpak succesvol is. ’Zulke positieve referenties spelen een cruciale factor bij de keuze voor de nieuwe technologie.‘
Redenen om ESL wel in te voeren
Redenen om ESL niet in te voeren
Progressive refinement
ESL-gebruikers noemen het terugdringen van de time-to-market als de doorslaggevende reden om de overstap te maken. 43 procent zet dit argument bovenaan hun lijst. Risicovermindering is met 29 procent het nummer-2-antwoord. Een redelijke verklaring hiervoor is dat handmatige designflows zorgen voor fouten, terwijl automatisering deze juist tegengaat. ’De traditionele designflow gebruikt progressive refinement‘, legt McCloud uit. ’De ontwikkelaar begint op een hoog abstractieniveau, typisch C/C++, en verfijnt de bronbeschrijving met de hand naar een lager niveau totdat hij een model heeft dat geschikt is voor hardwaresynthese. Elke transformatie levert echter fouten op. Het is een tijdrovend werkje om deze op te sporen, op te lossen en opnieuw te checken.‘
Deze fouten waren nog acceptabel in kleinere designs, maar de verificatie-inspanningen rijzen de pan uit met de tegenwoordige complexiteit. Het aantal bugs is immers evenredig met het aantal lijnen code. McCloud: ’Voor de volgende generatie Pentiums zal het aantal fouten oplopen tot ongeveer 20 duizend. Als we het proces van C/C++-specificaties naar hardware automatiseren, kunnen we veel problemen ondervangen.‘ Daar komt nog bij dat systeemdesigners door het hoge abstractieniveau van ESL-modellen in staat zijn hun ontwerpen volledig te valideren.
Europese elektronicaspecialisten vinden dat de ESL-designflow veel systeemmodelleerelementen moet bevatten. Goed gereedschap voor het modelleren van het complete systeem (42 procent), performanceanalyse (30 procent) en verificatie op transactieniveau (17 procent) staan hoog op hun verlanglijstje. Dit resultaat stemt mooi overeen met de boodschap die ESL-marketeers verkondingen. Modelleren op hoog niveau en vroegtijdige evaluatie zijn hun speerpunten. ’Omdat slechts een kwart van de ondervraagden al met ESL heeft gewerkt, kan het heel goed zijn dat de marketingpraatjes letterlijk terugkomen‘, denkt McCloud. ’We kunnen er pas serieus een uitspraak over doen als de verkoop van ESL-pakketten aantrekt.‘
Sceptici
Geld is de voornaamste reden dat bedrijven nog geen ESL-tools hebben ingevoerd. 37 procent van de ondervraagden zegt te wachten op goedkoper gereedschap. Hardware-engineers zijn prijsbewuster dan hun softwarecollega‘s en noemen kosten vaker als struikelblok. Ruim een derde geeft aan te wachten op een volwassen technologie. Voorlopig kunnen ze nog volstaan met hun huidige designflows, oftewel RTL-methodes. Hun ontwerpen zijn nog niet complex genoeg dat ze niet meer verder kunnen op de gebruikelijke voet.
’Met de complexiteit van 65 nm-technologieën en opkomende mediatoepassingen zoals 4G, MPEG-4 en Wimax verwacht ik dat RTL-methodes in een aantal gebieden op de schop moeten en ESL-technieken snel hun intrede zullen doen‘, zegt McCloud hierover. ’Draadloos en beeldverwerking zullen een voortrekkersrol vervullen.‘
Inderdaad denkt meer dan de helft van de geïnterviewden dat de complexiteit van hun designs binnen drie jaar zover is gegroeid dat ze ESL-producten nodig hebben. Daarentegen denkt bijna een kwart nooit toe te zullen zijn aan ESL. McCloud: ’Dat zijn de sceptici. Er waren jaren geleden ook mensen die dachten dat RTL niks zou worden. Die zijn daar later ook wel van teruggekomen.‘
Taalgebruik
Mentor Graphics ondervroeg Europese elektronicaontwikkelaars ook naar hun gebruikte ontwikkeltalen voor zowel hun huidige als hun volgende design. Het resultaat laat zien dat ze verificatie- en ontwikkeltalen combineren in hun ontwerpen. Het mag geen verrassing zijn dat VHDL en Verilog de meest gebruikte hardwareontwikkeltalen zijn met respectievelijk 64 en 29 procent marktaandeel.
Als systeemtaal kiest de helft voor C/C++. Dat is twee keer zoveel als het aantal Matlab-gebruikers en vier keer meer dan het aantal SystemC-aanhangers. Die laatste taal is wel flink in opkomst. Ongeveer een op de zes ontwikkelaars kiest voor SystemC in hun volgende ontwerp. Ook SystemVerilog gaat flink groeien, van 3 procent nu naar 8 procent in de volgende generatie.
Hoewel het SystemC-gebruik gaat groeien, zijn de huidige gebruikers niet onverdeeld enthousiast. Alleen over het modelleergemak is de meerderheid tevreden (52 procent). Over testbenches en performanceanalyse is lang niet iedereen te spreken. Respectievelijk 44 en 38 procent van de SystemC-adepten is gelukkig met de systeemtaal. De implementatiemogelijkheden van SystemC zijn helemaal teleurstellend. Slechts 23 procent van de huidige gebruikers is tevreden over de implementeerprestaties.
Gebruikte designtalen
In de top van het talenklassement staan drie pure verificatietalen: E van Verisity/Cadence, PSL van Mentor Graphics en Open Vera van Synopsys. Open Vera lijkt de concurrentiestrijd te gaan verliezen. Het marktaandeel van 1 procent blijft ongewijzigd. E heeft met 7 procent de grootste verspreiding. PSL lijkt door te breken. Mentors verificatietaal groeit van 3 naar 6 procent. ’Met de verwachte verdubbeling van het PSL-gebruik en vlakke voorspelling voor E lijkt het dat PSL samen met SystemVerilog de dienst gaan uitmaken in hardwareverificatie‘, meent Shawn McCloud van Mentor Graphics. Bij de cijfers moeten we echter wel rekening houden met de aard van het onderzoek. Een deel van de ondervraagden zijn namelijk bezoekers van Mentors technische events. Die zullen een meer dan gemiddelde interesse hebben in Mentor-producten.
Met 41 procent marktaandeel is pure C/C++ de favoriete basis voor synthese. SystemC, Matlab M en Simulink volgen met 25, 22 en 17 procent. ’De voorkeur voor C/C++ komt door een combinatie van prestaties en standaardisatie‘, denkt McCloud. ’Pure C/C++ beschrijft alleen de functionaliteit en laat hardwaredetails over aan de synthesetool. SystemC specificeert al een aan aantal hardwarezaken in de bron zoals de hiërarchische structuur, interfaceprotocollen en interne communicatie. Door deze extra lading details is de simulatie veel trager dan bij C/C++. Daar komt nog bij dat het American National Standards Institute (ANSI) C/C++ heeft gedefinieerd terwijl SystemC wordt geduwd door het publieke Open SystemC Initiative (OSCI).‘
