Tools&Toys

Ensilica upgradet ontwikkelgereedschap voor Esi-Risc-softcores

Pieter Edelman
Leestijd: 1 minuut

Ensilica komt met een nieuwe versie van de ontwikkeltools voor zijn energiezuinige Esi-Risc-softcores. Versie 2.1 bevat een nieuw hardware-evaluatieplatform gebaseerd op Altera‘s Cyclone III-FPGA‘s. Ontwikkelen en debuggen gaat via een Eclipse-gebaseerde ontwikkelomgeving en de GCC 4.4.0-toolketen, waarin native ondersteuning voor architectuurfeatures van Esi-Risc is opgenomen. Ook worden FPGA-configuraties meegeleverd voor het hele pakket aan Esi-Risc-processoren. Bovendien staat de suite bol van documentatie, interactieve tutorials en applicatievoorbeelden die demonstreren hoe de peripherals gebruikt kunnen worden. Een complete port van FreeRTos met TCP/IP-stack is meegeleverd.

Verder zijn de debugfaciliteiten flink uitgebreid in de nieuwe versie met de introductie van JTag. Daarnaast is het mogelijk om fouten op te sporen via hardware/softwarecosimulatie via Mentor Graphics‘ Modelsim-tool. Het debuggen van netwerkapplicaties is aanzienlijk vereenvoudigd door integratie van WinPCap in de nieuwe Esi-Risc-instructiesetsimulator, waarmee de Ethernet Mac te emuleren is. Daardoor is het bijvoorbeeld mogelijk om een webserver te draaien op de Esi-Risc-processor en deze via een browser op een pc te benaderen.

De Esi-Risc-processoren zijn zowel in 16 als in 32 bit te verkrijgen en in hoge mate aan te passen. Zo kan de gebruiker kiezen tussen een Harvard- of een Von Neumann-configuratie.

This article is exclusively available to premium members of Bits&Chips. Already a premium member? Please log in. Not yet a premium member? Become one and enjoy all the benefits.

Login

Related content