Achtergrond

Debuggen van een gecombineerde wereld

Javier Orensanz, Stefano Zammattio
Leestijd: 6 minuten

Socs die Arm-applicatieprocessoren combineren met een FPGA bieden allerlei nieuwe mogelijkheden voor ontwikkelaars, maar werpen tegelijk nieuwe problemen op met betrekking tot ontwerp, debugging en optimalisatie. Altera heeft bij zijn FPGA-Socs de hulp gezocht van Arm om de debugmethodes van de twee deelsystemen te combineren. Stefano Zammattio en Javier Orensanz van deze respectievelijke bedrijven beschrijven wat hun aanpak te bieden heeft voor software- en hardwareontwikkelaars.

In moderne systemen wordt vaak naast een CPU een FPGA ingezet om zware rekentaken efficiënt uit te kunnen voeren. De verbindingsmogelijkheden tussen deze subsystemen zijn echter beperkt, waardoor vaak niet het onderste uit de kan kan worden gehaald. Processoren beschikken over verschillende verbindingsopties, maar allemaal kampen ze met een geringe bandbreedte en grote latency‘s Bovendien zijn ontwikkelaars tijd kwijt aan het ontwikkelen van drivers en/of FPGA-interfaces. Zelfs als die niet leveranciersgebonden zijn, kunnen er nog processorspecifieke verschillen voorkomen, wat het zelfs bij vergelijkbare systeemeisen lastig maakt om het ontwerp te hergebruiken.

This article is exclusively available to premium members of Bits&Chips. Already a premium member? Please log in. Not yet a premium member? Become one and enjoy all the benefits.

Login

Related content