Achtergrond

Blocklyvhdl, een visuele manier om VHDL te programmeren

Thomas Boersma werkt als consultant voor Altran Technologies aan diverse VHDL-projecten.

Leestijd: 5 minuten

Wie hardware wil leren ontwerpen in VHDL kan in het begin flink worstelen met de syntax van deze modelleertaal. Zonde, want het leidt af van het hardwaredesign zelf. Thomas Boersma ontwierp een VHDL-variant van de Blockly-tool, waarmee ontwerpen visueel kunnen worden opgebouwd.

Net beginnende programmeurs die een programmeertaal proberen te beheersen, lopen meestal tegen twee problemen tegelijk op: de syntax en de logica. Programmeertalen hanteren een zeer strikte grammatica waarin een gemiste puntkomma of ontbrekend aanhalingsteken al een fout oplevert bij compilatie van de code. Het zoeken naar dit soort fouten is vaak een ergernis, want het slokt tijd op die beginners beter hadden kunnen gebruiken om een ontwerp te leren maken en de functies van een programmeertaal te ontdekken en uit te proberen.

Google zag beginnende programmeurs die appjes voor Android wilden maken hier ook mee worstelen, en startte in 2011 een project om hen met een grafische interface te helpen. Deze interface was oorspronkelijk geschreven in Java, maar de technologiegigant gaf een van zijn ingenieurs, Neil Fraser, de opdracht een Javascript-versie te maken die je kon draaien in een browser.

This article is exclusively available to premium members of Bits&Chips. Already a premium member? Please log in. Not yet a premium member? Become one and enjoy all the benefits.

Login

Related content