Technieuws

Belang software stijgt sterk in FPGA-ontwerpproces

Ramses Valvekens
Leestijd: 4 minuten

Begin september was in het Duitse Heidelberg de Field Programmable Logic (FPL)-conferentie. Het evenement is de belangrijkste Europese researchconferentie over FPGA‘s. FPGA-kenner Ramses Valvekens van Easics belicht de trends en kijkt in de toekomst van de herconfigureerbare logica.

Op de Field Programmable Logic-conferentie was er dit jaar veel aandacht voor high-performance computing (HPC). Zo gebruiken investeringsbanken Monte Carlo-simulaties en Black-Scholes-kernels om financiële instrumenten realtime te waarderen. Biochemici lijnen DNA- en proteïnesequenties uit met het Smith-Waterman-algoritme. En in de deeltjesfysica zijn FPGA‘s zowaar doorgedrongen tot in Large Hadron Collider van Cern. Daar orkestreren ze realtime eventtriggering en datafiltratie op terabitschaal. In deze HPC-platformen rekent de FPGA door zijn parallellisme en zijn specialisatie tien tot honderd maal sneller dan gecompileerd C++ op een recente pc. FPGA‘s fungeren als coprocessor van een pc, als master op de pc-systeembus of als schakel in een netwerk dat communiceert via honderden glasvezelverbindingen.

Software wordt snel de beperkende factor in het FPGA-ontwerpproces. Kritiek zijn verificatie, place-and-route en de transformatie van het domeinspecifieke probleem naar een FPGA-gebaseerde architectuur. Verificatie vergt het leeuwendeel van de ontwerptijd. Goed gereedschap is cruciaal voor onze arbeidsproductiviteit. Xilinx is in dit verband een samenwerking aangegaan met de grote drie van de EDA-wereld: Cadence, Mentor en Synopsys. Wat betreft de place-and-route-software kijkt de FPGA-gemeenschap uit naar de opkomende stabiele designflow die incrementeel en bottom-up werkt. Ook snellere rekentijden zijn welkom.

This article is exclusively available to premium members of Bits&Chips. Already a premium member? Please log in. Not yet a premium member? Become one and enjoy all the benefits.

Login

Related content