Warning: Undefined array key "bio" in /home/techwatch/domains/test.bits-chips.nl/public_html/wp-content/plugins/wpcodebox2/src/Runner/QueryRunner.php(126) : eval()'d code on line 13
Author:
Reading time: 1 minute
Cadence Design Systems integreert ASML’s computationele-lithografiemodellen in zijn eda-software. Door ic-ontwerpers terugkoppeling te geven over de ‘printbaarheid’ van hun designs kunnen zij die optimaliseren voor maximale performance en productieopbrengst. Verificatie op ontwerpniveau is daarmee het nieuwste element in ASML’s holistische-lithografiesuite.
‘Voor geavanceerde chips is er geen ontkomen aan om de kloof tussen ontwerp en productie te overbruggen’, zegt Christophe Fouquet van ASML. ‘Met ASML Brions computionele lithografie en de tool van Cadence komen de beste technologieën in hun soort bij elkaar om die kloof te slechten.’
De samenwerking blijkt al een tijdje te lopen, want Cadence’s nieuwste release van LPA Plus, een fysieke-verificatietool, beschikt al over ingebouwde lithografische simulatiemogelijkheden. Imec heeft deze software gevalideerd.
